1) Modifiser en standard D flip-flop (legg til ekstra logikk) slik at den f?r asynkron CLEAR.
Dvs. flip-floppen skal ha en ekstra inngang "Clear" som, hvis den g?r h?y umiddelbart 
f?r utgangen Q til ? g? til 0 uansett inngangsverdi D.

2) Modifiser en standard D flip-flop slik at den f?r synkron CLEAR.
Dvs. flip-floppen skal ha en ekstra inngang "Clear" som, hvis den g?r h?y 
f?r utgangen Q til ? g? til 0 i det ?yeblikket neste klokke flanke kommer, uavhengig av verdi
p? D.

3) Modifiser en standard D flip-flop slik at den f?r synkron SET.
Dvs. flip-floppen skal ha en ekstra inngang "Set" som, hvis den g?r h?y 
f?r utgangen Q til ? g? til 1 i det ?yeblikket neste klokke flanke kommer, uavhengig av verdi
p? D.

4) En mye brukt modifikasjon av D flip-flop'en er ? tilf?re en clock enable inngang CE. N?r denne er lav skal flip-flopp'en 
ikke reagere p? klokkeflanken. N?r denne er lav skal med andre ord flip-flopp'en holde p? utgansverdien selv om det kommer
en klokkeflanke og man har f?tt en ny verdi inn p? D. N?r CE er h?y skal flip-floppen virke som vanlig. 
Lag en slik modifikasjon uten ? r?re klokkesignalet som 
fremdeles skal direkte inn p? Clk-inngangen. Tips: (tilbakef?re Q)